高速接口，多媒体子系统，低功耗。。。。

JD供参考：

1.与软件、架构团队合作，定义新一代高速子系统的规格和架构，满足先进的车载SOC芯片高速子系统对延迟和带宽的要求。

2.开发高速I0子系统的微体系结构，包括 UFS,USB,MIPI，DP等，满足功耗、性能和车规集成的要求。

3.负责子系统的实现和顶层的集成，按项目节点交付设计文档和代码。

4.制定硅前系统测试的方案，确保流片前的测试质量。

5.参与硅后高速IP链路的bringup和问题定位。

工作要求:

1.电气工程、计算机工程或相关领域的硕士及以上学历，5年以上SoC设计经验。

2.在以下一个或多个I0子系统有实际的设计经验，包括UFS，USB，MIPI，DP等。

3.熟悉AMBA总线(CHI、ACE、AXI、AHB、 APB) 。

4.通用的 RTL 设计技能，精通SystemVerilog, Verilog及脚本语言(python等)。

5.有良好的沟通能力，能够与同事合作共赢，同舟共济。
多媒体：

ISP

多年ISP领域内设计、验证、架构经验

详细了解ISP的各类算法原理及RTL实现原理

对空域降噪、时域降噪、defect pixel correction、Chromatic aberration correction、 Radial Shading Correction、demosaic、Auto White Balance、Antifog 、Frame Stitch、Raw Scaling等算法的数学原理、实现原理及各类算法的组合效果有较深的经验及理解

对低功耗RTL设计具备较深的理解
CodeC

熟悉 H.265/HEVC和H.264/AVC编码、解码原理及RTL设计方案

对低功耗RTL设计具备较深的理解

对编解码带宽、时延优化具备较丰富的经验

对压缩率和图像质量的提高也具备较丰富的经验
Display

熟悉图像Display基本原理，对缩放、Alpha Blending、有较深的理解

对VESA显示标准及各层DMA的PPA有较深的理解

熟悉MIPI的各类协议
低功耗：

工作职责：

1、负责Low Power IP设计交付（AVS，dvfs handler等）；

2、负责SOC Low Power设计交付（power tree，upf，low power control，thermal control等）；

3、参与SOC 功耗场景的定义和power target分解；

4、与设计人员合作完成芯片power optimization和power signoff；

5、参与构建power model。


SOC/TOP子系统，CPU设计
任职要求：

1、电子、微电子、计算机相关专业，3年以上工作经验；

2、熟悉SOC设计流程和方法学；有Low Power或Thermal 交付经验加分；

3、熟悉RTL设计，熟练使用Synopsys/Cadence/Mentor等EDA工具；有Low Power IP或UPF设计经验加分；

4、熟悉ASIC power分析和优化方法；有power simulation或correlation经验加分；

5、工作认真负责，有良好的跨部门沟通、学习能力，良好的团队协作精神。

岗位职责：


"1. 与产品和软件等团队合作，参与制定和评估SoC架构，包括核心IP，子系统和全局的架构，满足产品需求规范。

2. 开发子系统的微体系结构，满足功耗、性能和集成要求。

3. 负责子系统或顶层的实现，按项目节点交付设计文档和代码。

4. 与验证工程师制定验证和测试计划，对SoC设计进行功能和性能验证。参与回片后的芯片测试。

5. 与物理设计团队密切合作，收敛时序，解决跨电源域，跨时钟域和其他时序约束相关的问题。

6. 支持平台、固件和软件设计并与其接口。"

任职要求：

"1. 电气工程、计算机工程或相关领域的硕士及以上学历，5年以上SoC设计经验。

2. 在以下一个或多个子系统有实际的设计经验，包括处理器子系统，AI子系统，内存架构，总线系统，多媒体系统等。

3. 候选人熟悉车规功能和信息安全设计者优先。

4. 熟悉ARM系列处理器架构，熟悉AMBA总线（CHI、ACE、AXI、AHB、APB）。

5. 通用的RTL 设计技能，精通SystemVerilog，Verilog及脚本语言(python等)。

6. 熟悉时钟、复位以及低功耗设计。

7. 有良好的沟通能力，能够与同事合作共赢，同舟共济。"