岗位职能介绍：
1.对高速finfet电路进行custom版图设计，含device placement，floorplan，routing及top集成
2.完成对版图的Verification，含DRC/LVS/PERC/EMIR/Reliability等
3.与电路designer co-work，以PPA为导向，提出合理建议并负责版图迭代工作，直至达到设计目标
4.完成芯片版图Signoff,Tapeout,Job-view工作
任职要求：
1.全日制本科及以上学历，微电子EECS 背景，具备英语书面、简单口语交流能力
2.熟练掌握版图设计和验证等相关工具，如Virtuoso或Laker-Custom Complier,Calibre,Totem,Skipper，版本管理工具DSYC或SOS等。
3.了解先进工艺制程版图画法及要求，含16/14/7/5/3nm节点，清楚LDE对版图方面的要求
4.五年以上AnalogMix-signalHigh speed layout经验，PHY IP方向is a plus，如TX RX PLL CLT等关键模块经验
5.善于沟通，有闭环意识，有规划与达成schedule的能力，能承受阶段性压力

其他信息


所属部门：R&D