职位详情
年终奖金
定期体检
餐费补贴
发展空间大
扁平管理
弹性工作
五险一金
团队聚餐
交通补助
重大节假日慰问
工作职责
1、从事数字芯片Front-end flow方面相关工作(逻辑综合和时序分析,以及优化/收敛、约束编写、PPA分析);
2、主要工作内容为:synthesis、DFT、formal verification、STA、power analysis、Tetramax等;
3、工艺、lib、memory评估;
4、协助进行系统时钟、复位设计;
5、协助进行低功耗相关方案设计;
6、根据spec编写UPF/SDC等约束文件;
7. 实现芯片顶层及子模块的相关DFT RTL代码编写,扫描链,MBIST电路,边界扫描电路插入,以及测试pattern的生成及仿真等;
8. 协助物理实现工程师解决物理功能模块平面布置图设计、时序分析,优化/收敛方面的问题。
任职资格
1. 本科及以上学历,电子工程或计算机科学相关专业,工作经验和职级不限;
2. 熟练使用Verilog HDL或System Verilog;
3. 熟悉主流的EDA工具;
4. 有过相关经验优先;
5. 有物理实现背景者优先;
6. 有低功耗或优先;
7、熟悉数字低功耗Front-end flow,有多电源域设计经验,熟练掌握power gating、isolation、level shifter、
retention等Front-end flow技巧;
8. 掌握Shell/Perl/Python/TCL等脚本语言者会有优势;
其他信息
行业要求:全部行业