工作内容：
1.完成SOC芯片Synthesis，SDC，STA，Formal，UPF，CLP check等工作，衔接前端设计与DFT/PR工程师；
2.负责制定项目signoff标准；
3.负责芯片投片前各项signoff（STA/Formal/CLP/Power）检查 ；
4.负责先进工艺的导入，挖掘工艺演进带来的PPA收益；

任职要求：
1.微电子、计算机等相关专业硕士科及以上学历；
2.三年及以上芯片设计实现经验，有高性能或低功耗产品成功量产经验者优先；
3.掌握Verilog语言，静态时序分析概念清晰；
4.熟练使用一种综合工具，DC或Genus；
5.熟悉脚本语言，tcl，perl，或python
6.具有良好的沟通与组织协调能力。

其他信息

行业要求：全部行业