logo
更新:2024-03-29
FPGA开发工程师
1.2-2万
石家庄桥西区  | 1-3年  | 本科  | 社招  | 招1人
去申请
收藏
举报
职位详情
Verilog
RapidIO
PCIe
DDR3
熟悉FPGA开发流程
岗位JD:
1、根据要求,参与系统需求分析、系统概要设计工作,负责FPGA逻辑概要设计及详细设计文档。
2、根据要求,设计、开发、调试、维护、管理符合功能、性能要求的产品FPGA逻辑设计。
3、参与解决各种逻辑设计技术问题,参与分析与FPGA逻辑设计相关的硬件板卡或系统的故障原因。
4、参与编写和评审FPGA逻辑设计规范,对其他FPGA设计进行评审。
5、规划并编写FPGA逻辑设计方面专利并协助进行申报.

要求:FPGA开发要求同行经验不低于2年,统本学历及以上,计算机相关专业;精通verilog语言


氛围轻松,周末双休 福利齐全,年终奖、节日礼品、下午茶。团建、体检等福利,
薪资待遇详情面议。非诚勿扰 感谢



职位福利:五险一金、年底双薪、餐补、带薪年假、周末双休、定期团建、弹性上班
工作地址
百度空间大厦19 层 1906 室
点击查看地图
公司介绍
西安大合智能科技有限公司,国内顶尖的采集、处理、存储解决方案供应商。产品广泛应用于雷达、电子对抗、图像处理、深度学习、遥感遥控等军工领域。为我国国防装备打造“最强大脑”。公司总部位于航天创新基地,2个分公司分别位于北京中关村核心区,和武汉电子信息创新中心。公司经过前期发展,正处于高速发展期,计划2023年达到100人团队,研发人员占80%以上,本科及以上学历占80%以上。公司具备国家二级保密资质、军工质量体系资质、国家级高新技术企业,公司具备2项发明专利,10余项软件著作权。公司在硬件设计、PCB设计、嵌入式软件设计、应用软件设计、FPGA软件设计、测试、结构、工艺、可靠性等专业领域实力雄厚,有大量成熟案例和积累。公司设立导师制度,为每个新员工指定一个资深设计师作为导师,导师负责新员工的个人职业规划、专业技能提高、职场能力提升等。送你一个梦想,给你一个舞台,为我国国防事业尽情挥洒你的激情和热爱!
若用人单位提供虚假招聘信息,以担保或其他任何名义收取财物,扣押或以保管为名索要证件,都属于违法行为,应当提高警惕。
发布于智联招聘