岗位描述
- 负责ASIC数字设计，实现，验证，微架构及RTL代码设计。
- 采用先进工艺及先进开发流程进行高速低功耗的数字信号处理电路设计
- 采用Verilog RTL开发计算算法以及数字信号处理算法的逻辑电路
- 在模块/子系统/芯片顶层级别进行电路集成，功能仿真。
- 进行时序分析，PPA优化
- 协同测试工程师进行芯片validation及相关debug工作
- 采用shell/Perl/TCL/Python等脚本语言编写相关自动化脚本

任职要求:
- 精通Verilog/SystemVerilog语言，
- 可综合RTL代码设计，断言设计经历
- 模块化，可重用设计经历
- 基于协议标准、系统描述进行架构/微架构设计相关经历
具有以下经验/能力优先（一项或多项）：
- 了解数字信号处理/通信原理相关基础知识
- 高速通信芯片设计经历
- 前向纠错编码（FEC）或加密（如AES）等相关算法电路设计经历
- 基带/中频处理相关算法电路设计实现经历
- 调制解调相关算法电路设计经历
- 数字信号处理（DSP）相关算法
- 熟悉PCIe, CXL相关协议