职位详情
五险一金
股票期权
带薪年假
定期体检
住房补贴
餐费补贴
免费班车
公司规模大
弹性工作
领导好
Position Description:
Responsible for development and maintenance of the synthesizer for Palladium.
Implementation for new VHDL/Verilog feature support in synthesizer.
Logic optimization and performance improvement in synthesizer.
Position Requirement:
MS above in CS/EE or similar level of expertise with 1+ years of working experience.
Be skilled in C/C++ programming on Linux platform.
Good team player with strong written and verbal communication skills.
Familiar with VHDL/Verilog and knowledge on EDA tools of simulation, synthesis is required.
Familiar with the distributed computing and database development is preferred.
其他信息
语言要求：普通话
行业要求：全部行业
公司介绍
1992年Cadence公司进入中国大陆市场，迄今已拥有大量的集成电路（IC）及系统级设计客户群体。在过去的三十多年里，Cadence公司在中国不断发展壮大，建立了北京、上海、深圳、南京分公司，并于2008年将亚太总部设立在上海，Cadence中国现拥有员工超过1000人。北京研发中心和上海研发中心主要承担美国总部EDA软件研发任务，此外还在南京设立专门的设计IP研发团队，力争提供给用户更加完美的设计工具和全流程服务。Cadence在中国拥有强大的技术支持团队，提供从系统软硬件仿真验证、数字前端和后端及低功耗设计、数模混合RF前端仿真与DFM以及后端物理验证、系统分析和多物理场仿真、计算流体力学、SiP封装以及PCB设计等技术支持。
工商信息
以下信息来自
注册地址
中国（上海）自由贸易试验区东育路221弄1号5-9层（实际楼层为4-8层）
统一社会信用代码
91310115580579548F
