岗位职责：
1、代码质量检查，采用spyglass等工具对RTL代码质量进行检查
2、协助前端设计工程进行时序约束文件的编写与完善
3、逻辑综合，采用Synospys/cadence综合工具进行RTL代码的逻辑综合
4、物理设计，完成block全流程物理设计，包括FloorPlan、APR、CTS等
5、物理验证，完成block级的物理验证工作，包括DRC、LVS、ERC等
6、时序分析，应用Prime Time进行静态时序分析，修复setup、hold 时序违例
7、形式验证，采用Formality/Conformal LEC进行R2N和N2N2的对比检查
任职要求：
1、微电子、计算机、通信工程等相关专业，硕士及以上学历；
2.掌握Tcl/Perl/Python一种或多种脚本语言，具有较强编程能力；
3.熟悉芯片设计流程，EDA相关设计工具，Verilog/Tcl/Python等脚本编程；
4.学习能力、沟通能力、抗压能力强，具备优秀的分析问题和解决问题的能力；
5.了解芯片实现流程，有芯片中后端经历优先
专业要求：
微电子、集成电路、电子、通信、计算机等相关专业硕士及以上学历，有芯片前端设计实践经验者优先

截止日期：2024年05月31日