logo
更新:2024-05-11
高级数字后端设计工程师
3.5-5.5万
北京  | 5-10年  | 本科  | 社招
去申请
收藏
举报
职位详情
五险一金
股票期权
年终奖金
团队聚餐
节日礼物
餐费补贴
扁平管理
领导好
弹性工作
岗位职责:

1、与数字前端及模拟版图建立有效沟通,配合项目迭代优化。

2、使用INNOVUS EDA工具实现SOC/MCU全芯片从Netlist到GDSII的物理设计,包括IO布局、PowerPlan、时序收敛、物理验证、功耗分析等工作。

3、完成DDR3及以上系列版本的物理设计,包括IO布局、PowerPlan、时序收敛、DATA Skew检查优化、物理验证、功耗分析等工作。

4、完成模拟芯片中数字模块物理设计,包括数模接口对接工作,以及时序收敛、物理验证、功耗分析优化、数据流片交互;

任职资格:

1、本科学历及以上,微电子相关专业,8年以上芯片数字后端工作经验;

2、具备熟练的脚本技能(如TCL, Shell, Perl, Python);

3、熟练使用后端工具ICC/INNOVUS/StarRC/PT/Calibre/Redhawk等,精通数字后端设计流程,有40nm/28nm工艺低功耗芯片设计项目经验(upf flow),从Netlist到GDSII的整个后端流程的经验(Floorplaning, Power planning, Placement & Optimization, CTS, Routing, ECO, RC/SPEF, STA,PowerAnalysis);

4、能独立分析Clock Structure及基本数字逻辑。

5、具备独立完成数百万门级以上规模的数字TOP全芯片后端设计经验;

6、具备DDR后端项目经验的工程师优先;

7、具备UPF flow经验的工程师优先;

其他信息

行业要求:全部行业
所属部门:数字部
工作地址
北京北京海淀区中国航发大厦三层
公司介绍
2021年4月公司完成A轮融资,公司以信号链产品为研发重点,包括电压基准芯片、ADC/DAC、时钟驱动、锁相环等产品。新的一年研发方向有高精度SAR ADC和高速PIPELINE ADC和时钟芯片。
公司产品网址:*******************
科研成果:核心设计团队毕业于清华大学微电子所等国内院校和科研机构,拥有多篇JSSC和ISSCC等优秀学术成果:团队具备从设计到测试全流程芯片设计能力和工程化实践经验;产品线完善:产品覆盖AD/DA、放大器、时钟、接口转换器、射频微波等多个领域,不同产品之间能够组成特定领域的完整行业解决方案,贴合客户需求;研发周期短:小团队攻关设计,芯片设计周期短,3-5个月可流片。
渠道资源广布:销售团队资源丰富,十余年专业销售经验,覆盖能源电力、工业控制、特种行业等多个领域。
量产出货:AD/DA,电压基准源芯片和时钟芯片等已实现量产出货。
行业头部客户认可:公司已为南瑞继保、许继、南自、株洲时代、中国通号等知名公司供货,且实测结果优异。
自有专利:发明型专利申请39项、软著15项、集成电路布图27项。
全正向设计:知识产权风险小,工艺自由度高,加速技术积累和产品迭代,更高的市场门槛和芯片毛利。
芯片敏捷设计:统一芯片性能模型和仿真实现,可使定制化数字芯片的研发速度提升10倍。
产品优势:
全覆盖产品链:产品之间可以组成特定领域的完整芯片解决方案,满足客户多场景需求。
性能指标优异:实测结果显示,产品各项性能指标达到较高水平。

核芯互联员工福利:
有竞争力的薪资,高端的办公环境,八险一金(全额缴纳)
过节礼品、每月生日会等精彩活动
办公室零食、饮料不间断
每年团建活动......各种精彩瞬间
如果您也有一个中国梦,加入我们,让我们一起“创未来世界 造当今所无”。
若用人单位提供虚假招聘信息,以担保或其他任何名义收取财物,扣押或以保管为名索要证件,都属于违法行为,应当提高警惕。
发布于猎聘网