岗位职责:
1、设计和开发高速SerDes接口电路的数字前端架构,包括架构规划、功能设计和验证。
2、参与产品定义和技术规格书的制定,确保设计符合性能、功耗和成本要求。
3、进行信号完整性分析和优化,处理时序和布局约束,确保高速接口的可靠性和稳定性。
4、与模拟设计团队合作,进行模拟/数字界面的验证和集成。
5、参与解决设计中的挑战和技术难题,提供创新性的解决方案,并推动设计流程的改进和优化。
6、指导和支持初级工程师,分享技术知识和经验。
任职要求:
1、拥有电子工程、计算机工程或相关领域的硕士或博士学位。
2、在SerDes高速接口电路设计领域拥有丰富的工作经验,熟悉设计流程和工具,如Verilog/VHDL、FPGA、RTL设计等。
3、深入理解高速数字电路设计原理、信号完整性、时序分析和布局约束。
4、熟悉通信接口标准,如PCIe、USB、DDR等,并有相关项目经验。
5、具备良好的沟通能力和团队合作精神,能够与多学科团队合作,并解决复杂技术问题。
6、对技术创新和持续学习充满热情,有良好的解决问题能力和自我驱动能力。