职位详情
职责描述:
1. 根据Design Spec 指定验证计划
2. 基于UVM方法学搭建模块及系统级验证平台
3. 开发验证参考模型,协助Designer完成debug工作以及coverage分析
4. 根据验证计划,按时完成验证任务,满足验证Signoff质量要求
任职要求:
1. 电子、通信或计算机本科及以上学历。
2. 1年以上相关工作经验。
3. 深入理解ASIC设计流程,对UVM 先进验证方法学有较深理解者优先考虑。
4. 具有Perl/Python/Makefile等脚本开发经验的优先考虑。
5. 较强的英文读写能力及团队协作精神。