职责描述：
"1.配合架构师实现CDR，DFE，FFE已经各种校准几自适应算法的RTL设计；
2.能够设计模拟和数字电路之间的接口电路，如FIFO，elastic buffer；
3.了解熟悉各种协议比如USB，PCIE，Ethernet，Infiniband等；满足设计physical layer更高层面link layer；"

任职要求：
"1.硕士以上学历，微电子等相关专业；
2.有数字IC研发学习经验；
3.熟悉从立项到量产的产品开发全流程；
4.具有良好的沟通协调能力，强烈责任心和自我驱动能力，极强的自主学习能力；
5.精通数字IC设计流程，熟练运用Verilog语言编写RTL代码和Testbench；
6.有MCU集成设计或FPGA设计调试经验者优先；
7.具有MCU、SOC或其他混合信号类IC大规模量产经验者优先。"


截止日期：2024年05月05日